Проектирование электронных модулей с использованием САПР Cadence Allegro / OrCAD PCB Editor. 3 дня, Москва

  • Цель – изучение базовых и расширенных приёмов работы с программой Allegro / OrCAD PCB Editor
  • Категории слушателей – конструкторы печатных плат
  • Срок обучения — 24 часа, с включением практических занятий
  • Форма обучения – очная, с отрывом от производства
  • Режим занятий — 8 часов ежедневно
  • Формат занятий – тренинг, с выдачей сертификатов.

Стоимость

50 000 тысяч рублей за одного человека

Раздел I. Введение
1.1 Структура программного обеспечения Cadence Allegro PCB Designer. Особенности учебного курса и его ключевые темы.
1.2Справочная система Cadence Help: структура и особенности. Справочные ресурсы интернет. Портал support.cadence.com. Техническая поддержка.
Раздел II. Схемный редактор OrCAD Capture.
2.1Основные настройки схемотехнического редактора.
Объяснение логики работы с сеткой в OrCAD Capture.
2.2Структура проекта схемы. Подключение библиотек различных объектов, используемых на ПП. Design Cache. Понятие Flat Design и иерархического проекта.
2.3Создание пользовательской библиотеки. Создание рамки схемного листа. Рисование простейшего 2-х пинового резистора.
2.4Знакомство с инструментами рисования графических примитивов. Расставление пинов компонента и назначение свойств пинам. Понятие альтернативного вида схемного элемента.
2.5Введение понятия гомогенные и гетерогенные компоненты. Рисование простейшего гомогенного компонента: резисторной сборки. Задание правил обмена пинов посекционно между одинаковыми секциями.
2.6Рисование гетерогенного компонента. Инструмент View package -> Edit properties, как средство табличного задания правил сваппирования пинов внутри одной секции.
2.7Введение понятия локальный объект/глобальный объект. Объяснение правил использования “Power pin”. Знакомство с другими глобальными объектами в схеме: Power/Ground symbol, Off page connector, port.
2.8Создание иерархического проекта. Понятие простой/сложный иерархический проект.
2.9Объединение индексируемых сигналов в шину “Bus group”. Рисование шины, правила задания имени шины. Объединение неиндексируемых сигналов в группу “Net group”. Рисование группы сигналов, правила задания имени группы и соединения одноименной группы на различных листах схемы.
2.10Проверка схемы на наличие ошибок. Инструменты проверки. Сравнение 2-х схем друг с другом. Формирование отчётов.
2.11Получение Netlist из готовой схемы. Настройка конфигурационного файла для получения Netlist. Замена свойств компонентов по умолчанию пользовательскими.
Раздел III. Управление рабочей средой Allegro PCB Editor
3.1Структура классов и подклассов (слоев). Контроль цвета и видимости слоев. Панель Visibility. Теневой режим. Параметрические файлы
3.2Панель Find. Фильтр объектов при выделении. Поиск объектов. Предварительное выделение. Команды правой кнопки мыши.
3.3Режимы работы редактора. Просмотр свойств объектов топологии. Измерение расстояния.
Раздел IV. Создание падстеков
4.1Типовая структура падстека.
4.2Работа в Pad Designer. Создание планарного вывода и сквозного.
4.3Создание КП произвольной формы при помощи объектов Shape.
4.4Идеология создания теплосъёмных КП и расположения на них отверстий. Выгоды отверстия на КП, как отдельного объекта.
Раздел V. Создание символа посадочного места
5.1Типы символов. Настройка путей поиска посадочных мест, STEP моделей и д.р. необходимых файлов.
5.2Инструменты рисования. Создание символа ручным полуавтоматическим способом: настройка параметров дизайна, установка начала координат, размещение выводов, автонумерация выводов, размещение рисунка сборки и шелкографии, размещение технологических зон.
5.3Общее знакомство пользователя с процессом подключения STEP моделей к посадочным местам компонентов.
5.4Общая информация об OrCAD Library Builder – инструменту для создания символов посадочных мест.
Раздел VI.Создание механических символов
6.1Понятие механического символа. Ввод контура платы. Фаски и скругления.
6.2Размещение крепежных отверстий.
6.3Простановка размеров.
Раздел VII. Импорт данных из схемы
7.1Маршрут передачи данных. Файлы списка цепей и компонентов (pst*.dat).
Раздел VIII. Система ограничений (DRC)
8.1Концепция интерактивной трассировки под управлением ограничений. Типы ограничений.
8.2Constraint Manager: интерфейс пользователя.
8.3Физические ограничения: набор ограничений (PCSet), ввод значений, настройка переходных отверстий, создание класса цепей, назначений правил напрямую цепям
8.4Пространственные ограничения (правила зазоров): набор ограничений (SCSet), ввод значений, создание класса цепей, назначение SCSet для класса цепей, правила зазоров между классами цепей
8.5Контроль физических и пространственных правил. Отображение маркеров ошибок.
8.6Создание регионов ограничений. Правила регионов. Копирование регионов.
Раздел IX. Размещение компонентов
9.1Способы размещения: ручной, быстрый и автоматический. Размещение компонентов по схеме.
9.2Стратегия размещения. Компоновка при помощи комнат. Создание комнат. Подключение к логике предварительно размещенных компонентов.
9.3Свойства размещения. Режим размещения. Выравнивание компонентов. Перекрестное выделение между схемой и платой.
9.4Создание модуля повторного размещения. Удаление компонентов.
9.5Управление линиями связей
9.6Обновление посадочных мест из библиотек, обновление и редактирование выводов компонентов. Создание библиотеки компонентов из платы.
Раздел X. Трассировка
10.1Сетка трассировки. Настройка параметров интерактивной трассировки по умолчанию.
10.2Управление интерактивной трассировкой с помощью панели Options.
10.3Редактирование трассировки: удаление, слайдинг, изменение ширины трасс
10.4Создание фэнаутов. Копирование фэнаутов.
Раздел XI. Работа с полигонами
11.1Меню Shape. Понятие статических и динамических полигонов.
11.2Рисование полигонов. Редактирование полигонов. Заливка полигонов. Индивидуальные свойства полигонов. Термальные барьеры. Зазоры.
Раздел XII. Подготовка к постпроцессам
12.1Перенумерация компонентов. Свапирование. Передача данных на схему.
Раздел XIII. Подготовка к производству
13.1Формирование слоя шелкографии
13.2Генерация отчетов. Подготовка формы отчета.
13.3Просмотр статистики проекта. Проверка ошибок. Скрытие маркеров ошибок.
13.4Настройка гербер-файлов. Генерация гербер-файлов. Просмотр.
13.5Подготовка и генерация файлов сверловки. Настройка и размещение таблицы сверловки.
13.6Формирование Pick’n’Place файла.
Раздел XIV. Основы работы с электрическими ограничениями
14.1Понятие электрических (высокоскоростных ограничений). Обзор электрических ограничений
14.2Работа с дифференциальными парами
14.3Контроль задержки сигналов
14.4Понятие виртуальных пинов “T-точки”. Организация групп сигналов. Применение виртуальных пинов для сравнения длин различных участков трассировки.
14.5Обзор опций High-Speed, Design Planning.

Связаться с нами