Изучаем Active-HDL

Проверка соответствия проектов ПЛИС (FPGA) исходным требованиям при проектировании бортовой аппаратуры Стандарт RTCA / DO-254 (и его российский аналог КТ-254) является средством обеспечения соответствия для разработки бортового электронного оборудования, содержащего FPGA, PLD и ASIC. Проектирование и проверка ПЛИС в соответствии с руководящими принципами DO-254 — это сложная задача, требующая специальных функций и возможностей инструментов проектирования,…

Основные возможности и преимущества Высокопроизводительное моделирование Мощные алгоритмы оптимизации моделирования. Лидирующая на рынке эффективность и емкость моделирования Поддержка самых последних верификационных библиотек, включая Universal Verification Methodology (UVM) Продвинутая отладка Интегрированная мультиязычная среда отладки Инструменты UVM Toolbox, UVM graph, Class Viewer, Transaction streams and data Встроенные инструменты отладки Всесторонняя верификация на основе подтверждения корректности (SVA и…

Если мы слышим что-то об «управлении требованиями», возможно, на ум приходят такие навороченные инструменты, как IBM Rational “DOORS,” или что-то типа Serena или Polarion из мира программирования. Но что, если речь идет об управлении требованиями к проектам ПЛИС или СБИС, с кодом на языках HDL (VHDL или Verilog) и с тестовыми векторами, файлами диаграмм входных…

Инструмент разработки и моделирования VHDL/Verilog для ПЛИС от компании ALDEC, Active-HDL (для ОС Windows), пользуется заслуженной популярностью у многих разработчиков, в силу своей универсальности (поддерживает разные бренды ПЛИС) и удобства (содержит текстовый редактор, редактор блок-схем и машин состояний, редактор диаграмм, и мощный симулятор с отладчиком). В новой версии этой программы появились крайне полезные новые возможности:…

Уважаемые заказчики! В связи с опасностью слишком быстрого распространения вируса COVID-19 многие российские компании приняли решение о переходе на режим работы «на дому» для тех сотрудников, у которых есть такая возможность. Чтобы поддержать наших клиентов в это сложное время, мы совместно с компаниями Cadence и ALDEC предлагаем клиентам, находящимся у нас на поддержке, бесплатные «домашние»…

(вольный перевод с английского) Ни для кого не секрет, что около половины времени, потраченного на проектирование RTL-кода для FPGA, уходит на верификацию и поиск ошибок. Одним из важных инструментов, предотвращающих появление ошибок, можно считать средства статической проверки кода с точки зрения корректности кодирования. Эти проверки, особенно, если их можно выполнять онлайн в процессе редактирования проекта,…

Основные характеристики Ввод требований к проекту ПЛИС ​ Автоматический импорт из MS Word или Excel через стили заголовков или теги, включая идентификатор требования, имя, описание, таблицы и изображения Прямая интеграция с DOORS (функции импорта / экспорта) Определяемые пользователем атрибуты требований для предоставления контекста характеристикам требований, статусу и важности Сравнение и отслеживание нескольких версий требований Базисные…

ПЛИС редактор

Основные характеристики Анализ цепей клоков и сбросов Предотвращение пост-RTL и пост-синтезных несоответствий моделирования Проверка правильности описания FSM Графическое исследование выделенных автоматов и выявленных проблем с автоматами Переносимость и повторное использование кода Обширные проверки CDC и RDC с плагином правила ALDEC_CDC Усовершенствованная среда отладки CDC и RDC Просмотр схем DFT проверки Поддержка SDC™ Расширение ограничений проекта…