Alint-PRO
Статистическая проверка дизайна ПЛИС (FPGA)
ALINT-PRO™ — это решение для проверки проекта RTL, написанного на VHDL, Verilog и SystemVerilog, которое ориентировано на проверку стиля кодирования и соглашений об именах, несоответствий моделирования RTL и пост-синтеза, для обеспечения плавного и оптимального синтеза, правильных описаний FSM. Применение ALINT-PRO поможет вам избежать проблем на дальнейших этапах проектирования, таких как тактирование и проблемы с деревом сброса, CDC, RDC, DFT. Программа ALINT-PRO упрощает кодирование для переносимости и повторного использования. Решение выполняет статический анализ на основе исходных файлов RTL и SDC™, выявляя критические проблемы проектирования на ранних этапах цикла проектирования, что, в свою очередь, значительно сокращает время согласования проекта. Запуск ALINT-PRO перед этапами моделирования RTL и логического синтеза предотвращает распространение проблем кодирования RTL на последующие этапы процесса проектирования и уменьшает количество итераций, необходимых для завершения проектирования.
Основные характеристики
- Анализ цепей клоков и сбросов
- Предотвращение пост-RTL и пост-синтезных несоответствий моделирования
- Проверка правильности описания FSM
- Графическое исследование выделенных автоматов и выявленных проблем с автоматами
- Переносимость и повторное использование кода
- Обширные проверки CDC и RDC с плагином правила ALDEC_CDC
- Усовершенствованная среда отладки CDC и RDC
- Просмотр схем
- DFT проверки
- Поддержка SDC™
- Расширение ограничений проекта для описаний IP
- Фоновый и пакетный режимы работы
ALINT — это решение для проверки правил проектирования, обеспечивающее раннее обнаружение ошибок на этапе разработки RTL.
