Создание проекта и управление проектом

THE DESIGN VERIFICATI

Создание тестовых модулей HDL

Концепция восходящего проектирования

- > Создание новой рабочей области и проекта
 - > Использование мастера New Source File
 - Добавление существующих файлов
 - У Создание пустого проекта
- Разработка исходного кода
- > Синтаксический контроль на наличие ошибок
- Верификация функционирования проекта
- > Создание блок-схемы или объекта верхнего уровня



Создание проекта снизу-вверх

- У Рабочая область это группа отдельных проектов вместе с их ресурсами (исходные, выходные файлы с результатами моделирования и др.). Рабочая область позволяет работать с несколькими проектами одновременно.
- Для создания новой рабочей области зайдите в меню File | New и выберете Workspace. В появившемся окне New Workspace задайте имя рабочей области (напр., BottomUp). Если установлен флажок Add New Design to Workspace, появится окно мастера New **Design Wizard**, как только кликните ОК.





Мастер нового проекта

- Первое окно мастера
 New Design Wizard
 предлагает четыре
 варианта ввода описания
 проекта:
- > Создать пустой проект
- Создать пустой проект
 вместе с маршрутом
 проектирования
- Добавить существующие файлы ресурсов
- Импортировать проект из Active-CAD





Мастер нового проекта (продолжение)

- Вторым окном является
 страница свойств Property
 Page. Здесь можно указать
 дополнительную
 информацию по проекту:
 Язык проектирования
 - У Конфигурация блок-схемы
 - Язык HDL по умолчанию
 - > VHDL, Verilog
 - Целевая технология
 - > Производитель
 - > Actel, Altera, Lattice, др.
 - Технология

Property Page		23
Specify additional information about th	e new design.	
Design Language		_
Block Diagram Configuration:	Default HDL Language 🔍	
Default HDL Language:	VHDL -	
Target Technology		
Vendor:	Not defined	
Technology:	Not defined	
	< Back Next > Can	;el



Мастер нового проекта (продолжение)

- В третьем окне вас просят указать:
- У Имя вашего проекта
- Расположение папки проекта
- Название рабочей
 библиотеки
 - По умолчанию имя
 рабочей библиотеки
 совпадает с именем
 вашего проекта

New Design Wizard			23
Specify basic information about the ps	w design		
Specify basic information about the ne	w design.		
Type the design name:			
BottomUp			
Select the location of the design folde	r:		
C:\My_Designs\BottomUp			
,		Prov	
		DIOW	se
The name of the default working librar	y of the design:		
BottomUp			
The name specified here will be used library files and as the logical name of change the logical name later on.	as the file name for the the library. You can		
	< Back Ne	xt >	Cancel



Мастер нового проекта (продолжение)

 Последнее окно показывает сводку всех характеристик, которые вы определили в предыдущих окнах.

4	
Design directory: c:\My_Designs\BottomUp	



Добавление нового файла: исходный код VHDL

>

>

 В окне браузера Design Browser вы можете отслеживать создание вашей рабочей области и проекта.
 Чтобы добавить новый или существующий файл в ваш проект, дважды кликните Add New File

dd New File					? <mark>×</mark>
Empty Files W	izards				
	‡ -	- 🍪			
VHDL Source Code	Block Diagram	State Diagram	SystemC Source Code	SystemVerilog Source Code	Verilog Source Code
•					Þ
-New Empty Fil Name:	e:				
					Add Existing File
				ОК	Cancel



Вы можете создать новый исходный код VHDL с нуля с помощью вкладки **Empty Files** или с помощью пошагового мастера на вкладке **Wizards**. Чтобы добавить существующий файл, нажмите кнопку **Add Existing File**



Мастер создания исходного файла

- При выборе VHDL Source
 Code на вкладке Wizards,
 откроется мастер создания
 нового исходного файла
 New Source File Wizard.
- Обязательно установите флажок Add the generated file to the design, если хотите добавить сгенерированный файл в свой текущий проект.

New Source File Wizard	×
	This wizard will create a source file with initial VHDL code using the design specifications you will enter in the following wizard dialogs. The generated source file will contain the entity declaration, port declarations and empty architecture body. IMM Add the generated file to the design Clear this check box if you do not want to add the file generated by the wizard to the current design.
	< Back Next > Cancel



Мастер создания исходного файла (продолжение)

- Второе окно мастера
 просит вас указать:
- У Имя исходного файла
 - > Например, counter
- Имя интерфейса объекта (опционально)
- Имя архитектурного тела (опционально)
 - По умолчанию имя архитектурного тела совпадает с именем интерфейса объекта

New Source File Wizard -	Name
	Type the name of the source file to create: counter Browse You can use the Browse button to specify the file. Type the name of the entity (optional): By default, the entity name is the same as the file name. Type the name of the architecture body (optional): By default, the architecture name is the same as the entity name.
	< Back Next > Cancel



Мастер создания исходного файла (продолжение)

- В следующем окне Ports мастера вас попросят определить порты. Для каждого порта потребуется указать:
- У Имя порта
- > Направление порта
 - in, inout, out, buffer
- Array Index: ширина шины (при необходимости)

Например:

- > CLK, RESET
 - > Port direction: in
 - Q

>

- > Port direction: out
- Array Index: [3:0]





Сгенерированный исходный код VHDL

- После завершения работы мастера вы увидите скелет исходного кода VHDL в окне редактора HDL.
- Обратите внимание, что архитектурная секция вашего кода пуста. Active-HDL имеет встроенные шаблоны, которые вы можете перетаскивать в код с помощью Language Assistant.

<u>)</u> esign	n <u>S</u> imulation <u>T</u> ools <u>W</u> indow <u>H</u> elp ↔ ×
J Q	S# 중 ● M 및 Q 🛐 💁 🐼 🕒 � 🍪 🏷 🕨 ► ► 100 ns 🕀
	建富奮響 謙 # 提 № 《 ¶ 回 淼 • II II ℝ *
24	
25	library IEEE:
26	use IEEE.STD LOGIC 1164.all:
27	This package defines a set of arithmetic, conversion,
28	for SIGNED, UNSIGNED, SMALL INT, INTEGER,
29	STD ULOGIC, STD LOGIC, and STD LOGIC VECTOR.
30	entity counter is
31	port (
32	CLK : in STD LOGIC;
33	RESET : in STD LOGIC;
34	Q : out STD LOGIC VECTOR (3 downto 0)
35);
36	end counter;
37	
38	}} End of automatically maintained section
39	
40	architecture counter of counter is
41	begin
42	
43	enter your statements here
44	±
45	end counter;
46	
17.1	•



Language Assistant

- Окно Language Assistant
 содержит шаблоны часто используемых моделей,
 пользовательских моделей,
 и конструкций VHDL/ Verilog.
- Чтобы открыть Language
 Assistant перейдите в Tools
 | Language Assistant или
 выберете значок Language
 Assistant Я на панели
 инструментов HDL Editor.





Language Assistant (продолжение)

- Утобы завершить
 секцию архитектуры
 вашего кода:
- Разверните раздел
 Tutorial
- > Выберете Counter
- Перетащите Counter в
 ту часть кода, которая
 гласит:
 - Enter your statements
 here



38	architecture counter of counter is
39	begin
40	
41	enter your statements here
42	
43	process (CLK, RESET)
44	variable Qint : STD LOGIC VECTOR (3 downto 0);
45	begin
46	if RESET = '1' then
47	Qint := "0000";
48	else
49	if CLK'event and CLK = '1' then
50	if Qint <9 then
51	Qint := Qint+1;
52	else
53	Qint := "0000";
54	end if;
55	end if;
56	end if;
57	Q <= Qint;
58	end process;
59	end counter; ±
60	•
61	Ŧ
1	•



Функции редактора HDL

- У Редактор HDL обладает многими функциями, которые позволяют пользователю эффективно управлять своим кодом:
- Раскраска ключевых слов для языков VHDL, Verilog/ SystemVerilog и C/C++/Handel-C
- > Комментирование выбранных частей кода
- > Создание групп из выделенных блоков
- > Автоматическое создание структуры для исходного кода
- > Автоформатирование для исходного кода
- Установка закладок по всему коду для удобства навигации
- Выделение некорректных конструкций после компиляции
- Нахождение и замена заданных строк
- У Запись и воспроизведение сочетаний клавишей и макросов



Разметка блоков

- Вы можете выбирать блоки кода для выполнения различных функций (напр. отступ, комментарий, создание структуры и т.д.)
- Есть два способа выбрать блок:
 - Удерживая левую кнопку мыши перетащите курсор через текст для выделения желаемого фрагмента.
 - Удерживайте клавишу Shift и используйте клавиши со стрелками для выделения нужного фрагмента.



Примечание: Целые слова могут быть выбраны одновременным нажатием Ctrl и Shift



Разметка столбцов

- Вы также можете выбрать
 столбцы в коде, если хотите
 избежать лишних пробелов.
- Есть два способа пометить столбцы:
 - Удерживая нажатой клавишу Alt, нажмите левую кнопку мыши и переместите курсор, чтобы выделить нужный столбец.
 - Нажмите Alt+C и используйте клавиши Shift и стрелки для выделения нужного столбца.

8	B B ⋈ ⋈ M
23	{entity {counter} architecture {counter}}
24	
25	library IEEE;
26	<pre>use IEEE.STD_LOGIC_1164.all;</pre>
27	
28	entity counter is
29	port (
30	CLK : in STD_LOGIC;
31	RESET : in STD_LOGIC ;
32	Q : out STD_LOGIC_VECTOR(3 downto 0)
33);
34	end counter;
35	
36	}} End of automatically maintained section
37	
38	architecture counter of counter is
39	begin
40	
41	enter your statements here
1	
	counter who
	counter. And



18

Комментирование блоков/столбцов

- У Иногда требуется
 комментировать целые блоки/
 столбцы кода или для отладки,
 или когда вы не уверены в
 эффективности такого блока.
- У Существует два способа
 комментирования блоков/
 столбцов:
 - Выберете нужный блок/столбец и щёлкните значок комментария
 Comment
 на панели
 инструментов HDE.
 - Выберете нужный блок/столбец и нажмите Ctrl+K

1	+	W	X	ŝ,	<u>3</u>)# #{2	18 B-	۵	≁	¶		• []	٠
32		C	mme	ent (C	trl+K) ^{lef}	Tines a	set	of	uns	igned	lar	ith
33		and	d co	mpa	rison f	unction	ns fo	or S	TD_	LOGIC	_VE	сто
34	11	bra	ry I	EEE;								
35	us	se Il	EEE.	STD	LOGIC	UNSIGN	ED.al	11;				
36	er	ntity	y co	unte	er is							
37		1	port	(
38				CLK	: in S	TD_LOG	[C;					
39				RESI	CT : in	STD_L	OGIC	;				
40				Q:	out ST	D_LOGI	C_VE	CTOR	(3	downt	o 0)
41);								
42	er	nd co	ount	er;								
43												
44		-}} 1	End	of a	automat	<i>ically</i>	mai	ntai	nec	l sect	ion	1
45												
46	aı	chi	tect	ure	counte	er of co	ounte	er i	s			
47	be	gin										
E	coun	ter.vh	d 🥖									

Раскомментирование блоков/столбцов

- Есть два способа
 раскомментировать
 блоки/столбцы:
 - > Выберете нужный блок/ столбец и используйте значок Uncomment на панели инструментов HDE.
 - > Выберете нужный блок/ столбец и нажмите
 Ctrl+Shift+K

	🛊 🚆 🌋 💐 🤐 🕸 🕸 💷 📑 📑 🍓 🏕 ¶ 🔁 🏭 🕒
32	This package defines a set of unsigned arith
33	and Uncomment (Ctrl+Shift+K) s for STD_LOGIC_VECTO
34	library IEEE;
35	<pre>use IEEE.STD_LOGIC_UNSIGNED.all;</pre>
36	entity counter is
37	port (
38	CLK : in STD_LOGIC;
39	RESET : in STD_LOGIC;
40	Q : out STD_LOGIC_VECTOR(3 downto 0)
41);
42	end counter;
43	
44	}} End of automatically maintained section
45	
46	architecture counter of counter is
47	begin
	counter.vhd



Отступ

- Отступ некоторых частей в коде является предпочтением пользователя в эстетических целях.
- > Есть два способа сделать отступ:
 - Выберите нужный блок кода и используйте значок Indent
 на панели инструментов HDE.
 - Выберите нужный блок кода и нажмите кнопку **Таb**.

49	Indept
50	process (CLK, RESET)
51	<pre>variable Qint : STD_LOGIC_VECTOR (3 downto</pre>
52	begin
53	if RESET = '1' then
54	Qint := "0000";
55	else
56	if CLK'event and CLK = '1' then
57	if Qint <9 then
58	Qint := Qint+1;
59	else
60	Qint := "00000";
61	end if;
62	end if;
63	end if;
64	Q <= Qint;
65	end process;
66	enter your statements here
67	
68	end counter;
69	
70	



21

- Как и отступ, втяжка Outdent является предпочтением пользователя в эстетических целях.
- Есть два способа сделать втяжку:
 - Выберите нужный блок кода и нажмите значок Outdent
 на панели инструментов HDE.
 - Выберите нужный блок кода и нажмите кнопку Shift+Tab.



Примечание: Вы можете изменить размер табуляции в категории HDL Editor в разделе Tools | Preferences

Автозаполнение

- Редактор HDL автоматически подставляет ключевые слова
 VHDL и Verilog на основе введённых начальных букв.
- Когда вы начинаете печатать, появляется выпадающий список.
 Вы можете прокручивать список ключевых слов с помощью клавиш со стрелками.
- Утобы выбрать ключевое слово нажмите enter.





- Функция поиска Find
 позволяет искать файлы по
 определенной строке. Это
 полезно для целей отладки.
 Есть два вида поиска Find:
 Find
 - > Поиск строки в одном файле
- > Find in Files...
 - Лоиск строки в нескольких файлах одновременно
- Обе функции можно найти в меню поиска Search

Find/Replace In Files	×
Find In Files Replace In Files	
Find th Hies Replace in Hies Find what: In files of type Extension group: Design Files Extension subgroup: All Files Extensions: *.vhd;*.vhd;*.vhq;*.vhq;*.vhq;*.vhq;*.vhq;*.vq;*.veq	n:*.vn
Match case Folder Include subfolders	
	Close



Замена

- Функция замены Replace
 позволяет вам искать
 определённую строку и
 заменять один экземпляр
 указанной строки или BCE её
 экземпляры чем-то другим.
- Аналогично Find, Replace также может использоваться для поиска как в одном файле, так и в нескольких файлах.
- Функцию замены Replace
 можно найти в меню поиска
 Search.

Find/Replace In Files	8	X
Find In Files Replace In Files		
Find what:	▼ > Find Ne	st
Replace with:	Replac	:e
In files of type	Heplace	
Extension group: Design Files	-	
Extension subgroup: All Files	•	
		_
Regular expression Regular expression Match whole words only Match case Automatically save changes (Replace All only)	ce files urce files	
Find Replace 💰 Named Bookmark 🗐 🖺 Line		lose
d what:	Find Next	
place with:	Find Previous	
Match whole word only Match case	Replace	
Regular expression U Selection only Wrap at origin/end	Replace All	
	Close	

Fii

åå

Re



Выделение синтаксиса

 Редактор HDL поддерживает выделение синтаксиса для следующих типов файлов:





www.aldec.com

Навигация

- Редактор HDL предоставляет ряд функций, предназначенных для навигации по исходным документам в среде Active-HDL.
- > Вы можете просматривать свой код по:
 - > Страницам
 - > Закладкам
 - У Именованным закладкам
 - > Связям
 - Контрольным точкам





Навигация (продолжение)

 Вы можете создавать горизонтальные или вертикальные разделенные экраны для навигации по различным частям одного и того же исходного кода.

ŧ.	建 齋 齋 賢 評 報 培 厚 🍓 🏕 ¶ 🖽 蒜 🕒 🗉 🔍 🔊 🖓 👘 🕮	12 SH 👬 🐣		F 🗑 🖉 💐 🥬 🕫 🔁 🖉 📣 🖉 🔛 3		• • • • • • • • • • • • • • • • • • • •	M "
1	library jeee:		1	library ieee;	1	library ieee;	-
5	use ieee.STD LOGIC UNSIGNED.all:	Horizontal	2	<pre>use ieee.STD_LOGIC_UNSIGNED.all;</pre>	2	use ieee.STD_LOGIC_UNSIGNED.all	;
3	use ieee.std logic 1164.all:	Solit	3	<pre>use ieee.std_logic_1164.all;</pre>	3	<pre>use ieee.std_logic_1164.all;</pre>	
4	use ieee.std logic arith.all:	Spin	4	<pre>use ieee.std_logic_arith.all;</pre>	4	<pre>use ieee.std_logic_arith.all;</pre>	
5			5		5		
6	Add your library and packages declaration here		6	Add your library and packages de	6	Add your library and pac	kag
7 8	entity counter th is		8	entity counter_tb is	8	entity counter_tb is	
9	end counter tb;		9	end counter_tb;	9	end counter_tb;	
10			10		10		
11	architecture TB ARCHITECTURE of counter tb is		11	architecture TB_ARCHITECTURE of counter	11	architecture TB_ARCHITECTURE of	co
12	Component declaration of the tested unit		12	Component declaration of the tes	12	Component declaration of	th
13	component counter		13	component counter	13	component counter	-
14	port (14	port (14	port (±
15	CLK : in STD LOGIC;		15	CLK : in STD_LOGIC;	15	CLK : in STD_LOGIC;	-
16	RESET : in STD LOGIC;		16	RESET : in STD LOGIC;	16	RESET : in STD LOGIC;	+
17	Q : out STD LOGIC VECTOR(3 downto 0));		1	library ieee;	1	library ieee;	
18	end component;		2	<pre>use ieee.STD_LOGIC_UNSIGNED.all;</pre>	2	use ieee.STD_LOGIC_UNSIGNED.all	;
19	· · · · · · · · · · · · · · · · · · ·		3	<pre>use ieee.std_logic_1164.all;</pre>	3	<pre>use ieee.std_logic_1164.all;</pre>	
20	Stimulus signals - signals mapped to the input and input ports o	f tested	4	<pre>use ieee.std_logic_arith.all;</pre>	4	<pre>use ieee.std_logic_arith.all;</pre>	
21	signal CLK : STD LOGIC;		5		5		
22	signal RESET : STD LOGIC;		6	Add your library and packages de	6	Add your library and pac	kag
23	Observed signals - signals mapped to the output ports of tested	entity	7		7		
24	signal Q : STD LOGIC VECTOR(3 downto 0);		8	entity counter_tb is	8	entity counter_tb is	
25			9	end counter_tb;	9	end counter_tb;	
26	Add your code here		10		10		
27			11	architecture TB_ARCHITECTURE of counter	11	architecture TB_ARCHITECTURE of	co
28	begin		12	Component declaration of the tes	12	Component declaration of	th .
29		*	13	component counter	13	component counter	-
30 Ve	rtical Unit Under Test port map	±	14	port (14	port (±
31 Sp	lit UUT : counter	0	15	CLK : in STD_LOGIC;	15	CLK : in STD_LOGIC;	•
32/	port map (Ŧ	16	RESET : in STD LOGIC;	16	RESET : in STD LOGIC;	Ŧ
Í.		•	1	<u> </u>	•		<u> </u>
Ec	ounter tb		🗐 🗐 🗐	inter_tb			
20							



Закладки

- Закладки помогают облегчить навигацию по длинным документам. Их можно размещать по всему исходному коду и переходить от одной закладки к другой.
- Утобы вставить закладку:
 - 🦻 Выберете Toggle Bookmark или Ctrl+F2 🦽
 - Для перемещения межлу закладками:
 - > Выберете Next Bookmark или F2 %
 - 🦻 Выберете Previous Bookmark или Shift+F2 🍞
 - Для удаления всех закладок:
 - 🦻 Выберете Clear all bookmarks 🏄

Примечание: Все

команды закладок можно найти в меню поиска Search



>

Именованные закладки

- У Именованные закладки аналогичны закладкам Toggle, помогая облегчить навигацию по исходному коду. Разница в том, что именованные закладки кодируются специальными строками, вставляемыми непосредственно в текст документа. Эти строки называются кодами закладок.
- Например, закладка с именем *jump* будет реализована следующей строкой:
 - > --
- Редактор HDL не отображает коды закладок напрямую.
 Вместо этого названия закладок выделяются другим цветом. Аналогично тому, как отображается комментарий.
 - > --Named bookmark in HDL code:
 - > -- Jump



Именованные закладки (продолжение)

- Любые коды закладок, которые появляются за > пределами комментариев, редактором HDL игнорируются и отображаются как истинный код.
- Чтобы поместить именованную закладку:
- Выберете значок Insert Named Bookmark 🚺



Укажите имя закладки

Insert nar	ned bookmark	20
	Bookmark name: Named_Bookmark	21 22 23 24
	OK	ncel

Stimulus signals - signals	mapped	to the input and inco
<pre>signal CLK : STD_LOGIC;</pre>		
<pre>signal RESET : STD_LOGIC;</pre>		
Observed signals - signals	mapped	to the output ports (
<pre>signal Q : STD_LOGIC_VECTOR(3</pre>	downto	0);Named_Bookmark



Авто отступ и смарт отступ

- У Редактор HDL предоставляет две функции, предназначенные для внесения отступов в редактируемом коде:
- > Авто отступ
 - Когда вы нажимаете Enter, чтобы начать новую строку, редактор автоматически вставляет символы табуляции или пробелы в новой строке для выравнивания с первым символом в предыдущей строке.
- > Смарт отступ
 - Когда вы нажимаете Enter, чтобы начать новую строку, редактор автоматически вставляет символы табуляции или пробелы в новой строке для выравнивания последовательных конструкций HDL
- Обеими опциями можно управлять в диалоге настроек
 Preferences.



Автоформатирование

 Если вы находите, что ваш код не выровнен должным образом, можно использовать функцию Autoformat Text
 Эта функция анализирует код и делает отступ последовательных строк текста на основе тех же принципов, что и опция Smart Indent.

```
22
                                                                  23
                                                                        architecture Counter of Counter is
23
     architecture Counter of Counter is
                                                                  24
                                                                            begin
24
         begin
                                                                  25
                                                                            -- <<enter your statements here>>
25
         -- <<enter your statements here>>
                                                                  26
26
                                                                            process (CLK, RESET)
27
     process (CLK, RESET)
                                                                  28
                                                                                variable Qint: STD LOGIC VECTOR (3 do
     variable Qint: STD LOGIC VECTOR (3 downto 0);
28
                                                                  29
                                                                                begin
29
     begin
                                                                  30
                                                                                if RESET='1' then
     if RESET='1' then
30
                                                                  31
                                                                                     Oint := "0000";
     Qint := "00000";
31
                                                                  32
                                                                                else
32
     else
                                                                                     if CLK'event and CLK='1' then
33
     if CLK'event and CLK='1' then
                                                                  34
                                                                                         if Oint<9 then
34
     if Qint<9 then
                                                                  35
                                                                                             Oint:=Oint+1;
35
     Qint:=Qint+1;
                                                                  36
                                                                                         else
36
     else
                                                                  37
                                                                                             Qint:="00000";
37
     Qint:="00000";
                                                                  38
                                                                                         end if:
38
     end if:
                                                                  39
                                                                                     end if:
39
     end if:
                                                                  40
                                                                                end if:
40
     end if;
                                                                  41
                                                                                Q \ll Qint;
41
     Q <= Qint;
                                                                  42
                                                                            end process;
42
     end process;
                                                                  43
                                                                        end Counter:
43
     end Counter;
                                                                  44
44
```

Генерация структуры

- У Вы можете разделить ваш исходный код на группы, используя функцию Generate Structure . Данная функция группирует части кода в соответствии с синтаксисом HDL.
- > Вы можете настроить эту команду в Tools | Preferences |
 Editors | HDL Editor | Languages | < language > | Document

Construction	Recognize	Collapse	Highlight	
Entity declaration	¥			
Architecture body	~			
Package declaration	×			
Configuration declaration	¥			
Package body	¥			
Process statement	¥			
Subprogram body	¥	~		
Port clause	¥	 		
Component declaration	×			
•				ŀ
			Defeu	.lŀ

Примечание: Можно настроить, какие конструкции HDL должны быть сгруппированы и цвет для каждой конструкции.



	Component declaration of the tested uni
Ξ	component counter
+	port (
	end component;
	Stimulus signals - signals mapped to th
	<pre>signal CLK : STD_LOGIC;</pre>
	<pre>signal RESET : STD_LOGIC;</pre>
	Observed signals - signals mapped to th
	<pre>signal Q : STD_LOGIC_VECTOR(3 downto 0);</pre>
	Add your code here
beg	in
	Unit Under Test port map
	UUT : counter
+	port map (
	ź
÷	Below VHDL code is an inserted .\compile o
	*
1 7	· · · · · · · · · · · · · · · · · · ·
counter th	
oountor_to.	



Options for ..

Структура текста

- Когда генерируете структуру своего кода, вы можете использовать кнопки + -, чтобы развернуть и свернуть группы операторов HDL.
- Если не хотите, чтобы весь исходный код был сгруппирован, можете создать собственные меньшие групповые структуры.
 - > Выберите часть кода и нажмите кнопку Create Group 🍱



Чтобы вернуться к исходному макету документа, нажмите кнопку **Remove Groups** 📲



>

Компиляция проекта

- Active-HDL позволяет вам
 компилировать исходные файлы
 проекта тремя способами:
- > Compile
 - У Обычно для отдельных файлов
- Compile All
 - Для нескольких файлов в папке или во всём проекте
- Compile All with File Reorder
 - Переупорядочивает исходные файлы, чтобы обеспечить правильную последовательность компиляции модулей

<u>Примечание</u>: Все опции могут быть найдены в меню **Design**.





Статус компиляции

- Статус каждого скомпилированного файла будет показан в браузере проекта и может иметь одно из следующих значений:
- Во время последней компиляции произошли ошибки
- Во время последней
 компиляции были предупреждения
- Э Зарание скомпилировано или изменено после последней

компиляции

🗧 🧹 Успешно скомпилировано





Отслеживание ошибок

- В окне редактора HDL вы
 сможете отслеживать любые
 ошибки, которые произошли
 во время компиляции кода
 (подчеркнуты красным).
- В окне консоли отобразятся все ошибки с краткими описаниями. Если вы дважды щелкнете на сообщении об ошибке, то попадете прямо на строку кода с ошибкой.

1F	崔氏 [] [] [] [] [] [] [] [] [] [] [] [] []	i \$*	
5			
6	architecture counter of counter is		
7	begin		
8			
9			
0	process (CLK, RESET)		
1	<pre>variable Qint : STD_LOGIC_VECTOR (3 downto 0);</pre>		
2	begin		
3	if RESET = '1' then		
4	Qint := "00000";		
5	else		
6	if CLK'event and CLK = '1' then		
7	if Qint <9 then		
8	Qint := Qint+1;		
Э	Example 2		
)	ETFORS): COMPD6 D651: Operator "+" returning 'STD LOGIC VECTOP' is not defined for such operands		
	COMP96 0077: Undefined type of expression, Exercised type is TD LOGIC VETOR:		
	end if;		
	Q <= Qint;		
	end process;		
5	enter your statements here		
7			
	end counter;		
9			
н			
			ť
) C	Junter.vna		
E F	ile: c:\My Designs\RottomUn\src\counter.yhd		-
i	ampile Entity "counter"		
# C	ompile Architecture "counter" of Entity "counter"		
ŧ 1	rror: COMP96 0071: counter.vhd : (57, 14): Operator "<" is not defined for such operands.		
ŧ E	rror: COMP96 0077: counter.vhd : (57, 8): Undefined type of expression. Expected type 'BOOLEAN'.		
# E	rror: COMP96 0651: counter.vhd : (58, 19): Operator "+" returning 'STD LOGIC VECTOR' is not defined for such		
ope	rands.		
# E	pror: COMP96_0077: counter.whd : (58, 14): Undefined type of expression. Expected type 'STD LOGIC VECTOR'.		
			_
ļ	Console _/		

 Если навести курсор на подчеркнутую ошибку в редакторе HDL, вы также увидите её краткое описание.



Открытие файлов во внешних редакторах HDL

- Active-HDL позволяет вызывать внешние редакторы из своей среды
- Для настройки:
 - » В диалоговом окне
 Preferences перейдите в
 Environment | Tools | File Tools
 - > Введите имя редактора, где написано <click here to add new tool>
 - В поле Command укажите расположение файла .exe для внешнего редактора.

Preferences		
Category:		File Tools
Environment Appearance Tools Get Tools Get Tools File Tools File Extensions Windows		Set as default editor for C/HDL code and external files When this option is enabled, the tool selected in the list will be used to edit C/HDL source files or open external file types (i.e., file types not registered in Active HDL environment). This setting applies to the files being opened by double-clicking in the Design Browser, or by using the Push option in the Block Diagram Editor. You can still edit files in their native editors by using the Open option of the file context menu.
Console Console Console Console Console Console Console Complexity Complexit	E	 onotepad++
Hold Compiler Verilog Compiler Linting ALINT Simulation Assertions Debugger Access to Design Objects Memory Management Advanced Dataflow Riviera-PRO Generation VHDL Case		Menu commands: Command: C:\Program Files (x86)\Notepad++\notepad++.exe Arguments: \$(filename) Initial folder: > Capture output into Console window



Внешние редакторы HDL (продолжение)

- Утобы открыть исходный файл в заданном вами внешнем редакторе:
 - Щелкните правой кнопкой мыши на исходном файле в вашем браузере проекта
 Design Browser
 - > Выберете Open in
 - Выберете редактор для открытия вашего файла





Декларация компонентов

- Active-HDL предоставляет утилиты для ускорения декларации и инстанцирования компонентов. Вы можете скопировать декларацию компонента из рабочей библиотеки или библиотеки в окне диспетчера библиотек Library Manager.
 - > Разверните содержимое библиотеки в браузере Design Browser, щелкните правой кнопкой мыши на компоненте и выберите Copy Declaration.
 - Перейдите в окно редактора HDL и вставьте объявление, щелкнув правой кнопкой мыши и выбрав Paste.

🞁 bo	ttomup li	brar	/		
- 🐴	Multiple-	Unit			
- <mark>C</mark>	testbend	h_fe	r_count		
- <mark>E</mark> A	counter (COLL	nter)		
EA	counter_	E	View Source		
		2	Set as Top-Leve	1	
Initialize			Initialize Simula	tion	
🔛 Generate			Generate TestBe	ench	
		4	Generate Block	Description for Sim	ulink
			Add New Archit	ecture	
			Edit Symbol		
		0	<u>C</u> opy Declaratio	n	Ctrl+C
			Copy SystemC	Class Declaration	
			Copy VHDL Inst	antiation	
1	11		Copy Verilog In	stantiation	

Примечание: Это только скопирует декларацию компонента. Вы должны будете самостоятельно установить назначение портов и обобщающих констант объекта.

Инстанцирование компонентов

- Active-HDL позволяет работать с многофайловыми проектами.
- Таким образом, вы можете
 создавать требуемые модели в
 отдельных файлах и проверять их по
 отдельности, а не помещать их в
 один большой файл проекта.
- Создав объект верхнего уровня, вы можете проверить функциональность всего проекта. Чтобы сделать это, вы должны инстанцировать компоненты проекта.
 - Инстанцирование компонентов похоже на подключение аппаратного компонента к гнезду на плате.

```
23
      architecture MODULATOR of Modulator is
24
25
      ---- Signal declarations used on the diagram
26
27
      signal COS1 : real ;
28
      signal SAW1 : real ;
29
      signal SIN1 : real ;
30
31
      ---- Component declarations -----
32
33
      component COSINUSGENERATOR
34
        port (
35
             CLK : in BIT;
36
             CosEnable : in BIT;
37
             CosFreq : in INTEGER;
38
             COS1 : out REAL
39
       );
40
      end component ;
41
42
      component MULTIPLIER
43
        port (
44
             IN1 : in REAL;
45
             IN2 : in REAL;
46
             IN3 : in REAL;
47
             clk : in bit;
48
             out1 : out real
49
       );
      end component ;
```



Инстанцирование компонентов (продолжение)

 Active-HDL также предоставляет утилиту для ускорения инстанцирования компонентов. Вы можете получить экземпляр компонента для VHDL или Verilog.



Разверните содержимое библиотеки в браузере **Design Browser**, щелкните правой кнопкой мыши на компоненте и выберите **Сору Instantiation** для соответствующего исходного файла VHDL или Verilog. Перейдите в окно редактора HDL и вставьте экземпляр, щелкнув правой кнопкой мыши и выбрав **Paste**.

Примечание: Метка экземпляра компонента и фактические данные, сопоставленные с портами экземпляра, можно настроить в окне **Preferences**.



Создание диаграмм состояний

- Чтобы создать диаграмму состояний:
 - Дважды щёлкните Add New File
 в браузере Design Browser.
 - > Вы можете создать автомат состояний без какой-либо помощи, выбрав State Diagram на вкладке Empty Files.
 - Ули вы можете создать автомат состояний с пошаговым руководством, выбрав State Diagram на вкладке Wizards.

Ac	dd New File					8 ×
ſ	Empty Files	Wizards				
		‡ -		HDL - A B -		HDL Har Har Har Har Har Har Har Har Har Har
	VHDL Soun Code	ce Block Diagram	State Diagram	SystemC Source Code	SystemVerilog Source Code	y Verilog Source Code
	•					•
	New Empty Name:	File:				
						Add Existing File
					ОК	Cancel



Создание блок-схем

Утобы создать блок-схему:

- Дважды щёлкните Add New
 File в браузере Design Browser.
- Вы можете создать блок-схему без какой-либо помощи, выбрав Block Diagram на вкладке Empty Files.
- Ули вы можете создать блоксхему с пошаговым руководством, выбрав Block Diagram на вкладке Wizards.



